技術參考
IC 後端執行、tapeout 協調和 ASIC 物理實現的指南與參考資料。
精選技術復盤
接手一個因跨溫度角時序持續失敗導致首次矽片失敗的後端專案。重建 PVT 角點策略，增量 re-signoff，在 SMIC shuttle 截止前一週完成提交。首次 tapeout 成功。
55nm SMIC · 混合訊號 SoC · STA 乾淨仍矽片時序失敗 · ECO 修復後首次 tapeout 成功
ICC 執行、光罩提交和 foundry 協調參考
端到端 tapeout 流程、ICC 清單和 foundry 提交要求
多專案 wafer 服務、成本共享、shuttle 窗口與參與流程
Die 面積、工藝節點和 foundry 的 MPW 定價因素
SMIC、HHGrace 等國內 foundry shuttle 協調
面向研究和開源硬體的免費及補貼 tapeout 專案
物理實現、時序收斂和設計方法論
從綜合到 GDSII：Place & Route、Timing Closure 與 Signoff
ASIC 與 FPGA 的權衡、設計輸入及定製 IC 適用場景
原型方法、矽片驗證和迭代策略
CMOS 製造步驟、工藝節點選擇和良率考量
Foundry 商業模式、PDK、產能分配與認證
專業後端服務範圍、合作模式與交付物
專案記錄與技術復盤
STA signoff 乾淨，矽片上仍出現時序相關問題的根因分析與 ECO 修復全過程。
180 萬門 SoC，800MHz 介面域。AOCV 約束重建、SI 感知收斂，shuttle 截止前首次 tapeout 成功。
三域 UPF 實現、電壓感知 signoff 與 SMIC MPW shuttle 協調。按期完成，首次 tapeout 成功。
IC 後端職位定義、工具鏈要求和職業發展路徑
