Semiconductor 產業專家
2026年1月24日9 分鐘閱讀
IC Tapeout 完整指南
Tapeout 是 IC design 完成並提交至 foundry 製造的關鍵里程碑。本指南涵蓋成功 tapeout 所需的完整知識。
瞭解 Tapeout
01什麼是 IC Tapeout?
IC tapeout 是 design 階段的最後一步,將完成的 GDSII 資料庫交付給 foundry 進行光罩製造和 wafer 加工。這個術語源於 design 曾經被輸出到磁帶的時代。
- 不可逆轉點
- 一旦 tapeout,更改需要新光罩($100K-$10M+)並重新開始製造。每個問題都必須在 tapeout 前發現。
- GDSII 交付
- 最終交付物是包含所有光罩層的 GDSII(或 OASIS)資料庫。這個檔案精確定義了將要製造的內容。
- Foundry 簽收
- Foundry 在承諾生產之前驗證您的 design 是否符合其製造規則。
Tapeout 前驗證
02Tapeout 檢查清單
提交 design 進行 IC tapeout 前的必要檢查。
- •DRC Clean
Design rule check 必須零違規通過。每個 DRC 錯誤都有製造缺陷或良率損失的風險。
- •LVS Clean
Layout vs. schematic 驗證確認 physical layout 與預期電路匹配。不允許 LVS 錯誤。
- •ERC Clean
Electrical rule check 捕獲浮閘、天線違規和 well 連接問題。
- •Timing Signoff
STA 必須在所有 PVT corner 通過。Signoff 條件下不允許 setup/hold violation。
- •Power Verification
IR drop 分析確認電源網格充足。EM check 驗證電流密度在限制內。
- •Metal Fill
密度規則要求 metal fill pattern。缺少 fill 會導致 CMP 問題和潛在的良率損失。
工作流程
03Tapeout 流程步驟
從最終驗證到 foundry 提交的典型 IC tapeout 工作流程。
- 01Design Freeze鎖定 RTL 並停止功能更改。此後只允許關鍵 bug fix。
- 02Final Verification完成所有 signoff 檢查:timing、power、DRC、LVS、ERC、antenna。記錄任何豁免。
- 03GDSII 生成導出包含所有層的最終 GDSII。驗證檔案完整性和層映射。
- 04Seal Ring 與標記添加 seal ring、對準標記和任何所需的標識文字或標誌。
- 05Final DRC/LVS對合併後的 GDSII 運行 signoff verification。這是發現問題的最後機會。
- 06Foundry 提交將 GDSII 上傳到 foundry portal 並附上支援文件。確認接收。
04常見 Tapeout 問題
Tapeout 期間經常發現的問題以及如何避免它們。
•
最後時刻的 ECO
接近 tapeout 的 ECO 有引入新錯誤的風險。儘早 freeze design 並抵制更改。
•
缺少 Metal Fill
忘記插入 fill 會導致密度違規。始終將 fill 作為標準流程的一部分運行。
•
Antenna Violation
製造過程中的長金屬路徑可能損壞閘極。在 routing 期間添加 antenna diode。
•
I/O 規則違規
I/O cell 有 ESD 保護的特殊規則。驗證 I/O placement 是否滿足所有要求。
05IC Tapeout 常見問題
關於 tapeout 流程的常見問題。
- 什麼是 IC tapeout?
- IC tapeout 是完成積體電路 design 並將 GDSII 資料庫提交給 semiconductor foundry 製造的過程。它標誌著從 design 到 fabrication 的過渡。
- 為什麼叫 tapeout?
- 這個術語源於 1970-80 年代,當時 design 被輸出到磁帶交付給 foundry。雖然現在使用電子檔案傳輸,但這個名稱保留了下來。
- Tapeout 需要多長時間?
- Tapeout 過程本身(final verification 到提交)通常需要 1-2 週。然而,達到 tapeout-ready 狀態需要數月的 design 和 verification 工作。
- Tapeout 後會發生什麼?
- Foundry 從您的 GDSII 創建光罩(2-4 週),然後製造 wafer(6-12 週)。從 tapeout 到 die 的總時間通常為 8-16 週。
- Tapeout 後可以修復錯誤嗎?
- 只能通過 respin——創建新光罩並重新開始製造。這需要 $100K-$10M+,取決於製程節點。僅 metal fix(ECO)更便宜但有限制。
- Tapeout 需要哪些檔案?
- 主要交付物是 GDSII(或 OASIS)資料庫。支援檔案包括層映射、design notes、test pattern,有時還有 timing/power 資料庫。
準備 Tapeout?
如果您正在規劃 tapeout,並面臨類似的設計或時程限制,我們可以協助檢視 design scope,並將 backend execution 與 tapeout 時程對齊。
References
- [1]TSMC Tapeout ServicesTaiwan Semiconductor Manufacturing Company
- [2]GlobalFoundries Design ServicesGlobalFoundries
- [3]Siemens Calibre Physical VerificationSiemens Digital Industries Software
- [4]GDSII Stream FormatSemiconductor Engineering
