VLSIShuttle
VLSIShuttle 後端團隊
IC 後端執行專家
2026年2月28日7 分鐘閱讀
Case Study

TSMC 28nm High-Speed Interface：Shuttle 截止前 800MHz Timing Closure

1.8M gate TSMC 28nm SoC 的 backend engineering 複盤，含 800MHz timing-critical interface。結構化 PVT corner strategy 與 SI-aware signoff。

討論 Tapeout Scope
背景說明

01專案背景

我們在一個 TSMC 28nm 專案進行到一半時接手後端實現。原團隊已完成平面規劃和初步佈局，但時序收斂在高速介面域的 SS 角點下約 400 個端點 setup 失敗處停滯。

設計規格：180 萬門，混合電源，含一個以 800MHz 時鐘驅動的高速串列介面域。從交接到 TSMC shuttle 資料凍結截止日期為 11 週。

在 28nm，片上變化（OCV）效應遠比 55nm 或 110nm 顯著。原有時序約束集對所有路徑使用保守的全域 derating——導致真實違例和虛假違例難以區分。

根因分析

0228nm 的時序問題

停滯的時序收斂追溯到變化量建模方式的三個結構性問題。

  • •
    全域 Derating 過度悲觀

    全域 OCV derating 均勻應用，使經過良好表徵巨集和標準單元的路徑與長跨 die 走線承載相同的不確定性。SS 角點在已表徵路徑上比應有水準悲觀約 12%。

  • •
    SI 未納入收斂迴圈

    訊號完整性分析在佈線後作為檢查步驟運行，而非迭代時序收斂迴圈的一部分。在 800MHz，介面路徑的耦合感應延遲是重要因素——不是次要效應。

  • •
    CTS 時鐘偏斜預算分配

    800MHz 時鐘域與低頻模組共享 CTS。偏斜預算從高速域分配裕量以平衡全域偏斜——實際上收緊了已處於壓力的介面路徑。

  • •
    TSMC 28nm DFM 約束

    TSMC 28nm 有特定的 DFM 要求，在高密度介面區域引入額外佈線約束，增加了擁塞和耦合風險。

我們的方法

03約束策略重建

我們沒有逐步修補失敗路徑，而是從第一原理重建介面域的約束策略。

  1. 01
    AOCV 角點策略
    從全域 OCV derating 切換到 TSMC 28nm PDK 提供的基於深度的 AOCV 查找表。短局部路徑獲得更緊、更準確的 derating；長跨 die 路徑保留保守裕量。立即解決了約 60% 的虛假違例。
  2. 02
    SI 感知收斂迴圈
    將 PrimeTime SI 整合到收斂迴圈中。每次 ECO 迭代帶耦合延遲註解運行，而非僅在佈線後檢查。關鍵介面網路設置明確的遮蔽約束。
  3. 03
    介面域 CTS 隔離
    將 800MHz 介面時鐘域從低頻共享 CTS 中分離。構建具有更嚴格偏斜預算的專用局部時鐘樹。在關鍵路徑組上回收 35ps 有效 setup 裕量。
  4. 04
    增量物理優化
    使用 ECO 流程進行針對性單元升級和最小佈局擾動，在保持佈線擁塞圖的同時改善晚到達路徑的驅動強度。
  5. 05
    多角 Signoff
    最終 signoff 運行 7 個角點：SS/FF/TT 在 0.9V/1.0V/1.1V，加上介面域的製程偏斜最壞情況角點。所有角點在 TSMC 資料凍結前以正 setup 裕量收斂。

04時序收斂資料

約束重建加上針對性物理 ECO，在 6 週內從 400+ 失敗端點達到乾淨 signoff——為 ICC 包組裝、DRC/LVS 收斂和 TSMC 提交留下 5 週時間。

•
400+ 失敗端點 → 0
所有 7 個 PVT 角點下 setup 和 hold 違例全部收斂。關鍵 SS 角點 WNS 從 -180ps 降至 +22ps。
•
AOCV：消除 12% 悲觀量
切換到基於深度的 AOCV，消除了已表徵標準單元路徑上的系統性過度悲觀，而不放鬆實際時序紀律。
•
SI 整合：回收 40ps
800MHz 介面域的遮蔽和 SI 感知佈線，在 20 條最關鍵路徑上平均回收 40ps setup 裕量。
•
6 週完成乾淨 Signoff
從約束重建到完整多角收斂，TSMC shuttle 資料凍結前保留 5 週緩衝。
Tapeout 協調

05ICC 階段：TSMC 提交

TSMC 28nm ICC 提交比成熟製程節點有額外要求。DFM 規則集、金屬填充要求和 ESD 合規檢查增加了 55nm 經驗中沒有的驗證步驟。

  • •
    TSMC DFM 規則集

    在標準 DRC 之外運行 TSMC 提供的 DFM Calibre 規則集。高密度介面區域需要兩輪金屬填充調整，以在不干擾已佈線連接的情況下達到 DFM 密度目標。

  • •
    ESD 合規

    介面 IO 焊墊需要根據 TSMC 28nm IO 指南進行 ESD 單元拓撲驗證。一個焊墊配置需要重新設計——在 ICC 提交前審查時發現，而非在矽片上。

  • •
    工程查詢回應

    TSMC 在 ICC 審查期間提出兩個工程查詢：一個關於高扇出網路的天線比，一個關於介面區域的通孔密度問題。兩者均在 48 小時內透過針對性 ECO 解決。

  • •
    資料包組裝

    組裝 TSMC 格式 ICC 包：GDS 流檔案、LVS 網表、填充報告、DRC 豁免日誌、時序摘要和功耗分析。在 shuttle 視窗前 6 天提交。

06結果

首次 tapeout 成功。800MHz 介面在所有測試角點滿足規格。無需重新 tapeout。

•
首次 Tapeout 成功
所有介面性能目標在首次矽片上確認。800MHz 運行在全電壓範圍下驗證通過。
•
Shuttle 視窗按期
ICC 包在 TSMC shuttle 資料凍結前 6 天提交。對 shuttle 無任何進度風險。
•
後續合作
客戶追加 16nm 下一代設計合作，引用時序收斂紀律和 TSMC ICC 協調能力作為關鍵因素。

0728nm 後端經驗總結

先進製程節點後端引入了 55nm 或 110nm 所沒有的變化量建模和 SI 複雜度。以下原則適用於任何 28nm 及以下 tapeout。

•
28nm 下 AOCV 不是可選項
全域 OCV derating 產生系統性悲觀量，既掩蓋真實違例又產生虛假違例。應從第一天起使用 PDK 提供的查找表，將 AOCV 或 POCV 作為標準配置。
•
SI 屬於收斂迴圈
在 800MHz，耦合效應不是佈線後關注點，而是必須納入每次 ECO 迭代的一階時序變量。
•
隔離高速時鐘域
不同時鐘頻率的域共享 CTS 會產生偏斜預算衝突。高速域需要具有獨立偏斜目標的專用時鐘樹。
•
TSMC 28nm ICC 有自己的要求
DFM 規則集合規、ESD 拓撲檢查和金屬填充密度目標增加了通用 tapeout 指南中未記錄的 ICC 步驟。為此預留時間。

Shuttle 截止前有高速 timing 風險？

我們在 TSMC 28nm 固定 shuttle 窗口下完成過 800MHz+ interface timing closure。提交您的 scope — 我們評估可行性與時程。

References

  1. [1]
    TSMC 28nm 製程技術
    台灣積體電路製造股份有限公司
  2. [2]

Knowledge Base

MPW 流片班车完整指南什么是 ASIC 设计？ASIC 设计服务概览晶圆制造流程半导体代工厂工作原理ASIC 设计流程详解MPW 费用与定价指南芯片原型验证方法