台积电 28nm 高速接口：班车截止前 800MHz 时序收敛
180 万门台积电 28nm SoC 后端工程复盘，含 800MHz 时序关键接口。结构化 PVT 角点策略与 SI 感知 signoff 如何在固定班车窗口内完成时序收敛——首次流片成功。
01项目背景
我们在一个台积电 28nm 项目进行到一半时接手后端实现。原团队已完成平面规划和初步布局，但时序收敛在高速接口域的 SS 角点下约 400 个端点 setup 失败处停滞。
设计规格：180 万门，混合电源，含一个以 800MHz 时钟驱动的高速串行接口域。从交接到台积电班车数据冻结截止日期为 11 周。
在 28nm，片上变化（OCV）效应远比 55nm 或 110nm 显著。原有时序约束集对所有路径使用保守的全局 derating——导致真实违例和虚假违例难以区分。
0228nm 的时序问题
停滞的时序收敛追溯到变化量建模方式的三个结构性问题。
- •全局 Derating 过度悲观
全局 OCV derating 均匀应用，使经过良好表征宏和标准单元的路径与长跨芯片走线承载相同的不确定性。SS 角点在已表征路径上比应有水平悲观约 12%。
- •SI 未纳入收敛循环
信号完整性分析在布线后作为检查步骤运行，而非迭代时序收敛循环的一部分。在 800MHz，接口路径的耦合感应延迟是重要因素——不是次要效应。
- •CTS 时钟偏斜预算分配
800MHz 时钟域与低频模块共享 CTS。偏斜预算从高速域分配裕量以平衡全局偏斜——实际上收紧了已处于压力的接口路径。
- •台积电 28nm DFM 约束
台积电 28nm 有特定的 DFM 要求，在高密度接口区域引入额外布线约束，增加了拥塞和耦合风险。
03约束策略重建
我们没有逐步修补失败路径，而是从第一原理重建接口域的约束策略。
- 01AOCV 角点策略从全局 OCV derating 切换到台积电 28nm PDK 提供的基于深度的 AOCV 查找表。短局部路径获得更紧、更准确的 derating；长跨芯片路径保留保守裕量。立即解决了约 60% 的虚假违例。
- 02SI 感知收敛循环将 PrimeTime SI 集成到收敛循环中。每次 ECO 迭代带耦合延迟注解运行，而非仅在布线后检查。关键接口网络设置明确的屏蔽约束。
- 03接口域 CTS 隔离将 800MHz 接口时钟域从低频共享 CTS 中分离。构建具有更严格偏斜预算的专用局部时钟树。在关键路径组上回收 35ps 有效 setup 裕量。
- 04增量物理优化使用 ECO 流程进行针对性单元升级和最小布局扰动，在保持布线拥塞图的同时改善晚到达路径的驱动强度。
- 05多角 Signoff最终 signoff 运行 7 个角点：SS/FF/TT 在 0.9V/1.0V/1.1V，加上接口域的工艺偏斜最坏情况角点。所有角点在台积电数据冻结前以正 setup 裕量收敛。
04时序收敛数据
约束重建加上针对性物理 ECO，在 6 周内从 400+ 失败端点达到干净 signoff——为 ICC 包组装、DRC/LVS 收敛和台积电提交留下 5 周时间。
05ICC 阶段：台积电提交
台积电 28nm ICC 提交比成熟工艺节点有额外要求。DFM 规则集、金属填充要求和 ESD 合规检查增加了 55nm 经验中没有的验证步骤。
- •台积电 DFM 规则集
在标准 DRC 之外运行台积电提供的 DFM Calibre 规则集。高密度接口区域需要两轮金属填充调整，以在不干扰已布线连接的情况下达到 DFM 密度目标。
- •ESD 合规
接口 IO 焊盘需要根据台积电 28nm IO 指南进行 ESD 单元拓扑验证。一个焊盘配置需要重新设计——在 ICC 提交前审查时发现，而非在硅片上。
- •工程查询响应
台积电在 ICC 审查期间提出两个工程查询：一个关于高扇出网络的天线比，一个关于接口区域的通孔密度问题。两者均在 48 小时内通过针对性 ECO 解决。
- •数据包组装
组装台积电格式 ICC 包：GDS 流文件、LVS 网表、填充报告、DRC 豁免日志、时序摘要和功耗分析。在班车窗口前 6 天提交。
06结果
首次流片成功。800MHz 接口在所有测试角点满足规格。无需重新流片。
0728nm 后端经验总结
先进工艺节点后端引入了 55nm 或 110nm 所没有的变化量建模和 SI 复杂度。以下原则适用于任何 28nm 及以下流片。
参考资料
- [1]TSMC 28nm 工艺技术台湾积体电路制造股份有限公司
- [2]Synopsys PrimeTime SI 用户指南Synopsys